電阻器采用新興的納米級技術(shù)生產(chǎn)有哪些優(yōu)點(diǎn)

來源：萬利隆電子閱讀量：2000發(fā)布時間：2021-04-01

電阻器生產(chǎn)一般都會采用最新工藝，目前很多電阻器都采用納米技術(shù)進(jìn)行生產(chǎn)，對納米級技術(shù)中有效適用于超低電壓和低功耗模擬集成電路的主要挑戰(zhàn)和設(shè)計技術(shù)進(jìn)行概述。新的設(shè)計挑戰(zhàn)和限制與電源電壓的低值，過程波動，設(shè)備失配，和其他影響被討論。在本章的后半部分，將介紹針對超低電壓系統(tǒng)和應(yīng)用設(shè)計模擬集成電路的常規(guī)和非常規(guī)設(shè)計技術(shù)(體積驅(qū)動方法、浮柵、動態(tài)閾值等)。在標(biāo)準(zhǔn)CMOS技術(shù)中設(shè)計的超低電壓模擬ic塊運(yùn)算放大器、電壓比較器、電荷泵等的例子。

電阻器采用新興的納米級技術(shù)本質(zhì)上提供了工作在低電壓水平的晶體管，并為低功耗工作進(jìn)行了優(yōu)化。然而，這些技術(shù)缺乏對可靠模擬和/或混合信號設(shè)計至關(guān)重要的高質(zhì)量電子元件如精密電阻、貼片電容等，因?yàn)樗鼈冎饕糜诟咝阅軘?shù)字設(shè)計。此外，電壓凈空、ESD特性、最大電流密度、寄生效應(yīng)、過程波動、老化效應(yīng)和許多其他參數(shù)都優(yōu)于使用平面晶體管的經(jīng)驗(yàn)證的CMOS工藝。這就是為什么低壓、低功耗高性能模擬和混合信號電路仍在成熟的工藝節(jié)點(diǎn)中設(shè)計的主要原因。

電阻器在現(xiàn)代納米技術(shù)中設(shè)計超低電壓(ULV)和低功耗(LP)模擬和混合信號集成電路對電路設(shè)計師和研究人員來說是一個真正的挑戰(zhàn)，因?yàn)樗谠S多方面都引入了一些限制。首先，由于先進(jìn)的納米尺度技術(shù)提供了在單個芯片上設(shè)計模擬、數(shù)字和射頻(RF)電路以及微電子機(jī)械系統(tǒng)(MEMS)的可能性，因此通常存在一個共同的供電電壓值。隨著技術(shù)的發(fā)展，電源電壓的值明顯降低。然而，MOS器件的閾值電壓(VTH)并沒有以相同的速度降低。

下一篇：精密電阻在集成電路設(shè)計中應(yīng)用最廣泛的電路結(jié)構(gòu) 上一篇：厚膜電阻應(yīng)用低頻噪聲測量包括哪些方面

此文關(guān)鍵詞：